243- INTRODUCCION A LOS SISTEMAS LOGICOS Y DIGITALES -2000
            
TEMA 1: SISTEMAS DE REPRESENTACION NUMERICOS
CONCEPTO DE CANTIDAD, MEDIDA Y NUMERO. SISTEMAS DE REPRESENTACION DE 
NUMEROS SIN SIGNO: DECIMAL, BINARIO, OCTAL, HEXADECIMAL Y BCD. CODIGO DE
GRAY. PASAJE DE UN SISTEMA A OTRO.
OPERACIONES MATEMATICAS CON NUMEROS BINARIOS: SUMA, RESTA, MULTIPLICACION
Y DIVISION. CONCEPTO DE RANGO, OVERFLOW Y CARRY. 
SISTEMA DE REPRESENTACION DE NUMEROS BINARIOS CON SIGNO: SIGNO Y MODULO, 
COMPLEMENTO A 1 Y COMPLEMENTO A 2. ANALISIS COMPARATIVO DE CADA UNO.
OPERACIONES MATEMATICAS. CONCEPTO DE RANGO, OVERFLOW Y CARRY.
REPRESENTACION DE NUMEROS EN PUNTO FIJO Y PUNTO FLOTANTE.
REPRESENTACION EN PUNTO FLOTANTE NORMALIZADO SEGUN NORMA IEEP754.
FORMATOS DEFINIDOS.TIPOS DE DATOS:NORMALIZADOS,NO NORMALIZADOS,CEROS,
INFINITOS Y NANS. ERRORES. COMPRACION CON EL SISTEMA DE PUNTO FIJO.
OPERACIONES MATEMATICAS.

TEMA 2: ALGEBRA DE BOOLE
POSTULADOS DE HUNTINGTON. TEOREMAS FUNDAMENTALES DEL ALGEBRA DE BOOLE.
TEOREMA DE MORGAN. DIAGRAMAS DE VENN. CONECTIVIDADES. ECUACIONES LOGICAS
FUNDAMENTALES. OPERADORES LOGICOS FUNDAMENTALES: DEFINICION Y REPRESENTA-
CION. METODO DE DESCRIPCION DE UNA FUNCION POR TABLA DE VERDAD. SIMPLIFI-
CACION ALGEBRAICA. EJEMPLOS DE DESCRIPCION DE FUNCIONES LOGICAS CON EVEN-
TOS REALES.
DESCRIPCION ESQUEMATICA DE FUNCIONES LOGICAS. COMPUERTAS LOGICAS: AND, 
OR, NAND, NOR Y NOT. DERIVADOS: OR-EXCLUSIVO Y NOR-EXCLUSIVO. CONCEPTO DE
CIRCUITO COMBINATORIO.
SINTESIS DE FUNCIONES LOGICAS EMPLEANDO SOLO COMPUERTAS NOR Y/O NAND.
FUNCIONES INCOMPLETAMENTE DEFINIDAS (DON'T CARE).

TEMA 3: SISTEMA DE REPRESENTACIN Y SINTESIS DE FUNCIONES LOGICAS POR 
METODO GRAFICO Y DIAGRAMAS DE KARNAUGH
FUNCIONES CANONICAS DE PRIMERA Y SEGUNDA FORMA. CONCEPTO DE MINTERMINO Y
MAXTERMINO. PASAJE DE UNA FORMA A LA OTRA.
DEFINICION DE ADYACENCIA. REPRESENTACION GRAFICA DE FUNCIONES COMPLETA -
MENTE E INCOMPLETAMENTE DEFINIDAS EN PRIMERA Y/O SEGUNDA FORMA CANONICA:
DIAGRAMA DE KARNAUGH. SINTESIS DE FUNCIONES SIMPLES Y MULTIPLES.

TEMA 4: CIRCUITOS ARITMETICOS
SINTESIS DE UN SUMADOR ENTRE DOS OPERADORES DE UN BIT. REALIZACION DE 
SEMISUMADOR. SUMADOR A BASE DE SEMISUMADORES.
SUMADOR DE N BITS A BASE DE SUMADORES UNITARIOS EN CONFIGURACION TIPO 
CASCADA. DESCRIPCION Y ANALISIS DEL SUMADOR COMPLETO DE 4 BITS COMERCIAL,
7483. CONCEPTO DE TIEMPO DE RESPUESTA DEL SUMADOR, ANALISIS TEMPORAL.
LOGICA PARA LA PREVISION DEL ARRASTRE (CARRY LOOK AHEAD). COMPARACION
TEMPORAL CON EL SUMADOR EN CASCADA.
CIRCUITOS RESTADORES: SINTESIS DE UN RESTADOR COMPLETO. IMPLEMENTACION DE
UN RESTADOR CON SEMIRESTADORES.
IMPLEMENTACION DE UN CIRCUITO SUMADOR - RESTADOR: CONCEPTO DE ALU (UNIDAD
ARITMETICO - LOGICA).

TEMA 5: CIRCUITOS COMBINATORIOS EN GENERAL
MULTIPLEXER (MUX): DESCRIPCION DE MUX'S ANALOGICOS Y DIGITALES. ANALISIS
DEL 74151.
APLICACIONES: EMPLEO DE MUX DIGITAL PARA RESOLUCION DE FUNCIONES. USO 
COMO LLAVE DIGITAL.
DEMULTIPLEXER (DEMUX): DESCRIPCION DE MUX'S ANALOGICOS Y DIGITALES. 
DECODIFICADORES: ANALISIS DEL 74138. CODIFICADORES DE PRIORIDAD. COMPARA-
DORES DE IGUALDAD Y MAGNITUD. DESCRIPCION Y APLICACIONES.

TEMA 6: FLIP-FLOPS
CONCEPTO DE MEMORIA. REALIMENTACION POSITIVA. LATCH RS BASADO EN COMPUER-
TAS NOR Y NAND. EL FLIP-FLOP. CLASIFICACION. DIAGRAMA DE ESTADOS Y TRAN - 
SICIONES. CONCEPTO DE ESTADOS ESTABLES, INESTABLES Y METAESTABLES. DES -
CRIPCION DE FUNCIONAMIENTO POR TABLA DE VERDAD. PROBLEMA DEL USO DE FLIP-
FLOPS EN CASCADA.
FLIP-FLOP SINCRONICO DISPARADO POR NIVEL: SINTESIS DE FLIP-FLOP TIPO RS, 
JK, D Y T EN BASE A RS ASINCRONICO. CONFIGURACION SIMPLE Y MAESTRO -
ESCLAVO. DESCRIPCION, EJEMPLOS Y APLICACIONES. PROBLEMA EN LA CAPTURA DE 
"UNOS". ANALISIS TEMPORAL SEGUN DIAGRAMA DE TIEMPOS. CONCEPTO DE TIEMPO 
DE SET-UP Y TIEMPO DE HOLD.
FLIP-FLOP SINCRONICO DISPARADO POR FLANCO: RS, JK, D Y T. DESCRIPCION Y 
APLICACIONES. IMPLEMENTACION DE FLIP-FLOPS D Y T A PARTIR DE UNO TIPO JK.
ANALISIS DEL LATCH 7474 Y EL FLIP-FLOP TIPO JK 7473.

TEMA 7: CONTADORES
CLASIFICACION. CONTADOR ASINCRONICO BINARIO Y DE NUMERO ARBITRARIO. DES-
CRIPCION POR TABLA DE VERDAD. ANALISIS TEMPORAL CON DIAGRAMA DE TIEMPOS.
APLICACIONES COMO CONTADOR Y DIVISOR DE FRECUENCIA. LIMITACION EN LA VE-
LOCIDAD DE RESPUESTA POR RETARDOS DE ESTABILIZACION DE LAS SALIDAS.
TIEMPO DE SKEW. ANALISIS DEL CONTADOR TIPO CD4040.
CONTADOR SINCRONICO BINARIO, DE DECADAS, ANILLO Y JOHNSON. DESCRIPCION
POR TABLA DE VERDAD. ANALISIS TEMPORAL CON DIAGRAMA DE TIEMPOS. COMPARA-
CION CON EL CONTADOR ASINCRONICO EN VELOCIDAD, CONSUMO Y COMPLEJIDAD.
ANALISIS DE LOS CONTADORES TIPO BCD CD14518 Y BINARIO 74191.

TEMA 8: REGISTRO DE DESPLAZAMIENTO
CLASIFICACION. REGISTROS TIPO PISO (CARGA PARALELO - SALIDA SERIE), SIPO
(ENTRADA SERIE Y SALIDA PARALELO) Y UNIVERSAL.
CONCEPTO DE CONVERSION DE DATOS PARALELO Y TRANSMISION SERIE DE DATOS.
DESCRIPCION POR TABLA DE VERDAD Y APLICACIONES. REGISTRO TIPO PISO: MODO
DE CARGA PARALELO ASINCRONICO Y SINCRONICO. ANALISIS DE LOS REGISTROS DE
DESPLAZAMIENTO TIPO PISO DE 4 BITS CD4014, TIPO SIPO DE 4 BITS CD 4015 Y 
UNIVERSAL CD4034 DE 8 BITS.

TEMA 9: CIRCUITOS GENERADORES DE RELOJ - CIRCUITOS MONOESTABLES
OSCILADORES: CLASIFICACION.
OSCILADORES FUERTEMENTE ALINEALES. ANALISIS DE UNA COMPUERTA TIPO SCHMITT
TRIGGER: IMPLEMENTACION DE UN OSCILADOR DE RELAJACION. ESTABILIDAD.
EJEMPLO DE APLICACION CON EL CD4093.
EL CIRCUITO TIMER LM555. DESCRIPCION. EMPLEO COMO MONOESTABLE Y ESTABLE.
OSCILADORES ALINEALES: CONCEPTO DE REALIMENTACION. IMPLEMENTACION CON
COMPUERTAS INVERSORAS. EL OSCILADOR A CUARZO. ESTABILIDAD EN FRECUENCIA. 
EJEMPLOS COMERCIALES DE OSCILADORES EN CONFIGURACION SERIE Y PARALELO.
CIRCUITOS MONOESTABLES: DESCRIPCION, MONOESTABLES REDISPARABLES Y NO RE-
DISPARABLES. ANALISIS DE MONOESTABLES DISCRETOS A BASE DE COMPUERTAS
SCHMITT TRIGGER. ANALISIS DE MONOESTABLES INTEGRADOS CD4528, CD438, 74122 
Y 74221.

TEMA 10: CONVERSORES ANALOGICOS - DIGITALES Y DIGITALES ANALOGICOS
NECESIDAD DE COMUNICACION CON EL MUNDO ANALOGICO.
REPASO DE AMPLIFICADORES OPERACIONALES. TIPOS DE CONFIGURACIONES.
CIRCUITOS SUMADORES, COMPARADORES E INTEGRADORES.
CONVERSOR DIGITAL - ANALOGICO: CURVA DE TRANSFERENCIA IDEAL. ERRORES:
CUANTIZACION, OFFSET, LINEALIDAD, GANANCIA, MONOTONICIDAD. CODIGOS PERDI-
DOS. LIMITACIONES DE VELOCIDAD: EL SETTING TIME. GLITCHES. CLASIFICACION
SEGUN TIPO DE DATO (SERIE Y PARALELO). 
CONVERSOR D/A DE RESISTENCIAS PESADAS: DESCRIPCION.
CONVERSOR D/A CON RED LADDER R2R Y C2C. DESCRIPCION.
CONVERSOR D/A TIPO MULTIPLICATIVO. EJEMPLO DEL DAC0800.
CONVERSOR ANALOGICO-DIGITAL: CURVA DE TRANSFERENCIA IDEAL. ERRORES: 
CUANTIZACION, LINEALIDAD, OFFSET Y GANANCIA. CLASIFICACION DE CONVERSORES
SEGUN TIPO DE DATO (SERIE Y PARALELO).
CONVERSOR A/D TIPO FLASH. CONVERSOR TIPO RAMPA: SIMPLE, DOBLE, CUADRUPLE.
CONVERSOR A/D A BASE DE CONVERSOR D/A: CONVERSOR A/D TIPO CONTADOR.
CONVERSOR A/D TIPO SEGUIDOR: CONVERSOR A/D TIPO MODULACION DELTA.
CONVERSOR A/D DE APROXIMACIONES SUCESIVAS. DESCRIPCIONES DE LOS MISMOS. 
LIMITACIONES DE VELOCIDAD DE RESPUESTA: TIEMPO DE CONVERSION. ANALISIS 
DEL ADC0801.
CONCEPTO DE ANCHO DE BANDA Y FRECUENCIA DE MUESTREO: EL TEOREMA DE MUES -
TREO. NECESIDAD DE CAPTURA DE LA SEĽAL DE ENTRADA: EMPLEO DE MUESTREADOR-
RES TIPO SAMPLE & HOLD Y TRACK & HOLD. DEFINICIONES DE: TIEMPO DE APERTU-
RA, INCERTIDUMBRE EN EL TIEMPO DE APERTURA, TIEMPO DE ADQUISICION Y TIEM-
PO DE ESTABLECIMIENTO. ANALISIS DEL LM398.
CRITERIO GENERAL PARA SELECCION DE CONVERSORES Y MUESTREADORES.

TEMA 11: ANALISIS Y SINTESIS DE CIRCUITOS DIGITALES
METODOS DE DESCRIPCION DEL FUNCIONAMIENTO DE CIRCUITOS SINCRONICOS: DIA-
GRAMAS Y TABLAS DE ESTADO. METODO DE MEALY Y MOORE. ANALISIS DE ESTADOS
REDUNDANTES.
ANALISIS DE CIRCUITOS DIGITALES: METODO DE ANALISIS POR TABLA DE VERDAD.
METODO HEURISTICO. METODO DE DESCRIPCION POR TABLA DE ESTADO. ANALISIS
POR HARDWARE: TECNICAS Y HERRAMIENTAS. METODOS ASISTIDOS POR COMPUTADORA.
ALGORITMOS DE SIMULACION.
SINTESIS DE CIRCUITOS DIGITALES: METODO DE SINTESIS POR TABLA DE VERDAD.
IMPLEMENTACION DE FUNCIONES CON MUX, DEMUX Y ROM.
SINTESIS POR DESCRIPCION DEL DIAGRAMA DE ESTADO EMPLEANDO MAQUINAS DE 
ESTADO DEL TIPO MEALY Y MOORE. EJEMPLOS DE APLICACION DE CONTADORES Y 
DETECTORES DE SECUENCIA. CIRCUITOS DE MEMORIA FINITA DE ENTRADA Y SALIDA.
TECNICAS HEURISTICAS DE SINTESIS. METODO POR EMPLEO DE LENGUAJE DE DES-
CRIPCION DE HARDWARE (HDL).
SINTESIS DE FUNCIONES POR SOFTWARE.

TEMA 12: FAMILIAS LOGICAS
REQUERIMIENTOS PARA UNA COMPUERTA IDEAL. CONCEPTO DE TIEMPO DE RESPUESTA,
CONSUMO, TENSION DE ALIMENTACION, INMUNIDAD AL RUIDO Y CONECTIVIDAD ENTRE
COMPUERTAS.
FAMILIA DL: DESCRIPCION, PROBLEMAS DE CONECTIVIDAD Y DIVERSIDAD DE FUN -
CIONES A IMPLEMENTAR.
FAMILIA TTL: REPASO DE CONFIGURACIONES Y MODOS DE OPERACION DE LOS TRAN -
SISTORES BIPOLARES.
EVOLUCION DE LA LOGICA DESDE RTL. DESCRIPCION DE UN INVERSOR STANDARD.
ANALISIS DE LA FUNCION DE TRANSFERENCIA. PROBLEMA DE VELOCIDAD: CONFIGU -
RACIONES DE SALIDA: EVOLUCION HACIA LAS SALIDAS TOTEM-POLE,OPEN-COLLECTOR
Y TRI-STATE.
ANALISIS DE UN INVERSOR CON SALIDA TOTEM-POLE. FUNCION DE TRANSFERENCIA.
CONCEPTO DE FAN-OUT Y FAN-IN. ESPECIFICACIONES DEL FABRICANTE. MARGEN DE
RUIDO: MODOS DE EVALUACION. CONSUMO: DEPENDENCIA CON LA FRECUENCIA DE 
OPERACION. TIEMPOS DE RETARDO: DEPENDENCIA CON LA FRECUENCIA DE OPERA -
CION. IMPLEMENTACION DE FUNCIONES BASICAS: AND, OR, ETC.
SUBFAMILIAS TTL ACTUALES: LS (LOW POWER SCHOTTKY), ALS (ADVANCED LOW PO-
WER SCHOTTKY) Y FAST. CARACTERISTICAS.
FAMILIA CMOS: REPASO DE CONFIGURACIONES Y MODOS DE FUNCIONAMIENTO DE 
TRANSISTORES TIPO MOS. LA LOGICA SERIE 4000. DESCRIPCION DE UN INVERSOR.
ANALISIS DE OPERACION. FUNCION DE TRANSFERENCIA. CONSUMO. VELOCIDAD DE
RESPUESTA: MARGEN DE RUIDO. COMPARACION CON LA SERIE TTL STANDARD.
IMPLEMENTACION DE FUNCIONES BASICAS: AND, OR, ETC.
EVOLUCION HACIA UNA TECNOLOGIA MAS RAPIDA Y COMPATIBLE CON LA TTL. LAS
SUBFAMILIAS HC, HCT Y AC.
FAMILIA ECL: LA NECESIDAD DE MAYOR VELOCIDAD CON TRANSISTORES BIPOLARES.
DESCRIPCION DE LA SERIE DE LOGICA ACOPLADA POR EMISOR TIPO MECL. NIVELES
LOGICOS. VENTAJAS Y DESVENTAJAS. EVOLUCION HACIA LA SUBFAMILIA PECL PARA 
COMPATIBILIZACION CON TTL.
PROBLEMAS DE INTERCONEXIONES ENTRE LAS DISTINTAS FAMILIAS. SOLUCIONES.

TEMA 13: MEMORIAS
MEMORIAS TIPO RAM (RANDOM ACCESS MEMORY): SRAM (ESTATICA),DRAM (DINAMICA)
Y NVRAM (NO VOLATIL). ORGANIZACION INTERNA. CICLOS DE LECTURA Y ESCRITU -
RA. APLICACIONES. ANALISIS DE LA MC6264.
MEMORIAS TIPO ROM (READ ONLY MEMORY): ROM (READ ONLY MEMORY), PROM (PRO-
GRAMMABLE READ ONLY MEMORY), EPROM (EREASE READ ONLY MEMORY) Y EEPROM
(ELECTRICALLY EREASE READ ONLY MEMORY). CICLOS DE LECTURA. APLICACIONES.
ANALISIS DE LA 27C512.

TEMA 14: APLICACIONES CON CIRCUITOS DIGITALES CONVENCIONALES
DISEĽO DE UN FRECUENCIMETRO CON LOGICA CONVENCIONAL, EMPLEANDO DIVERSOS
COMPONENTES YA ESTUDIADOS.
USO DE MEMORIAS TIPO ROM PARA CONVERSION DE FORMATOS, LINEALIZACION, ETC.
EN APLICACIONES CON CONVERSORES ANALOGICOS - DIGITALES.
GENERADOR DE FUNCIONES AUTONOMO Y CONTROLADO DESDE PORT PARALELO DE LA PC
EMPLEANDO UN CONVERSOR DIGITAL - ANALOGICO.

TEMA 15: LOGICA PROGRAMADA
BENEFICIOS DE UNA ARQUITECTURA UNIVERSAL. VENTAJAS DEL USO DE DISPOSITI -
VOS PROGRAMABLES.
EVOLUCION DESDE PROM A ARQUITECTURAS TIPO PAL (PROGRAMMABLE ARRAY LOGIC).
DESCRIPCION DE LA PAL 18L8. VENTAJAS Y DESVENTAJAS.
LA PAL REPROGRAMMABLE: LA GAL (GENERIC ARRAY LOGIC). DESCRIPCION DE LA
16V8A.
EVOLUCION HACIA DISPOSITIVOS DE MAYOR INTEGRACION Y RECONFIGURACION. 
SOLUCIONES GLOBALES CON DISPOSITIVOS MPGA (MASK PROGRAMMED GATE ARRAY) Y 
ASIC (APPLICATION SPECIFIC INTEGRATED CIRCUIT).
SOLUCIONES DE MENOR COSTO Y VOLUMEN DE INTREGRACION: LOS FPL (FIELD PRO-
GRAMMABLE LOGIC) TIPO EPLD (ERASABLE PROGRAMMABLE LOGIC DEVICE), FPGA
(FIELD PROGRAMMABLE GATE ARRAY). ELEMENTOS BASICOS DE CONEXION: ANTIFU -
SES, SWITCHES EPROM/EEPROM Y LLAVES SRAM.
LA EPLD: ESTRUCTURA FUNCIONAL.ANALISIS DEL EP7128 DE ALTERA. DESCRIPCION.
AMBIENTE DE DISEĽO CON EL SOFTWARE MAXPLUS2 PARA LA EDICION, SIMULACION Y
PROGRAMACION DE EPLD'S. IDEM DE LA SERIE CPLD XC9500 DE XILINX. LA FPGA:
DIFERENCIAS SIGNIFICATIVAS RESPECTO DE LA EPLD. DESCRIPCION Y ANALISIS DE
LA SERIE FLEX 10K DE ALTERA. IDEM DE LA SERIE XC4000 DE XILINX. METODOS
DE PROGRAMACION DEL HARDWARE DE DISPOSITIVOS RECONFIGURABLES: AMBIENTE 
GRAFICO DE DISEĽO A TRAVES DE ESQUEMATICOS. INTRODUCCION AL LENGUAJE DE
PROGRAMACION PARA DESARROLLO DE HARDWARE HDL (HARDWARE DESCRIPTION LAN-
GUAGE).
EJEMPLO DE PROGRAMACION DE CIRCUITOS EPLD: DISEĽO DE UN FRECUENCIMETRO.
COMPARACION CON EL DISEĽADO EMPLEANDO LOGICA CONVENCIONAL.

"APROBADO POR JUNTA EJECUTIVA EL 10 DE MAYO DE 2000"